基于FPGA的信道误码测试设计
本文介绍了一种基于FPGA信道误码测试设计方案。该设计方案利用VHDL语言实现多种接口类型、多种传输速率和多种伪随机码码型的选择，并且可以模拟信道功能，实现信道误码和信道延时的手动插入。同时采用触摸屏作为人机接口单元，使该方案具有测试内容丰富、测试结果显示直观等特点。
相关报道：
版权所有：中国教育和科研计算机网网络中心 Copyright © 1994-2017 CERNIC,CERNET,京ICP备05078770号,京网文[2014]2106-306号
关于假冒中国教育网的声明 | 有任何问题与建议请联络：Webmaster@cernet.com
![京网文[2014]2106-306号](http://www.edu.cn/images/indexnew/www1024.jpg){kind=link}