选择字体：大 中 小 教育部科技发展中心 发布时间：2007-11-06
2007《惠瑞捷集成电路测试技术论文比赛》所有参赛论文在通信评议的基础上，于10月20日在北京召开了“2007《惠瑞捷集成电路测试技术论文比赛》专家评审暨答辩会议”。
会议按答辩人自我表述、评委质疑、专家无记名投票的方式进行，最终评出一等奖1名，二等奖2名，三等奖4名，鼓励奖4名。
现将2007《惠瑞捷集成电路测试技术论文比赛》获奖论文及作者向社会公告，接受监督。
公告期从2007年11月6日起，到2007年11月23日止。
公告期间若存异议，请发邮件至lixiongwen@cutech.edu.cn中，并留下您的真实姓名和联系方式。
教育部科技发展中心
二OO七年十一月五日
2007“惠瑞捷集成电路测试技术论文比赛”获奖论文
|
序号 |
获奖单位 |
获奖作者 |
获奖论文名称 |
获奖等级 |
| 1 |
北京大学 |
Jianguo Ren,Teng Lin,Jianbing Zhao, Hongfei Ye,Jianhua Feng |
A Histogram BIST Scheme for ADCs Based on Time Decomposition and Space Decomposition |
一等奖 |
| 2 |
北京大学 |
Lin Teng, Zhao Jianbin, Ren Jianguo , Feng Jianhua, Wang Yangyuan |
A novel scheme for application-dependent testing of FPGAs |
二等奖 |
| 3 |
复旦大学 |
Tenglong Ren ， Yun Sheng ， Zhiliang Hong |
Design & Testing of A 1.8-V 15.5-mW 16-bit 96-kHz Chopper-Stabilized Sigma-Delta ADC |
二等奖 |
| 4 |
西安交通大学 |
Hou Xueyan |
A Novel Low Power BIST for Scan Based Circuits |
三等奖 |
| 5 |
西安交通大学 |
Cao Lei |
A Novel Compression Techniques for Test Responses |
三等奖 |
| 6 |
上海交通大学 |
Ye Huang, Cheng Xiulan |
Automatic generation of test pattern for register circuit to achieve 100% fault coverage |
三等奖 |
| 7 |
浙江大学 |
Shaoyu MA, Yan HAN, You CAI |
A 3.3V 18bit Digital Audio Sigma-Delta ADC in 0.18- μm CMOS Process |
三等奖 |
| 8 |
复旦大学 |
Min Zhang, Shi-Jin Ding, Zhi-Ying Liu, Zhong-Wei Liao, Yue Huang, David Wei Zhang |
Investigation on Atomic-layer-deposited Ruthenium Nanocrystal and its Application for Nonvolatile Memory |
鼓励奖 |
| 9 |
浙江大学 |
CHEN Jin-long, HAN Yan, LIAN Yu-ping,ZHANG Yan |
Page-Based Non-Contiguous Dynamic Memory Allocator |
鼓励奖 |
| 10 |
东南大学 |
Xujia |
Research and Application of Mixer Automatic Measurement |
鼓励奖 |
| 11 |
西安电子科技大学 |
谢元斌 李琳 潘伟涛 |
可切换式TAM 结构的SoC 测试调度 |
鼓励奖 |
特别声明：本站注明稿件来源为其他媒体的文/图等稿件均为转载稿，本站转载出于非商业性的教育和科研之目的，并不意味着赞同其观点或证实其内容的真实性。如转载稿涉及版权等问题，请作者在两周内速来电或来函联系。
![京网文[2014]2106-306号](http://www.edu.cn/images/indexnew/www1024.jpg){kind=link}