本文基于FPGA技术，利用Verilog HDL语言设计RGMII接口，以实现以太网帧的接收和存储。由于RGMII接口接收数据的时钟特性和芯片采集数据的时钟特性不同，本文利用倍频锁相环对RGMII的输入时钟进行了倍频处理。为了正确完成设计目标，划分了若干模块完成对数据的采集和存储。最后，通过仿真工具ModelSim进行了仿真，验证了整个设计目标的正确性。

>>查看原文初稿链接<<

>>更多科技论文<<