扫描测试方法在降低测试复杂性的同时，也带来了功耗上升等问题。本文提出一种高性能低功耗全扫描电路测试方法，首先识别全扫描电路的时延最长关键路径，然后采用两种简洁的阻塞结构阻断扫描移位中未处于最长关键路径上输入端的触发器与其输出端的功能逻辑，最后在功耗和面积开销之间加以权衡。实验结果表明，本文提出的方法在增加适当面积开销的情况下，显著降低了测试功耗，保持了电路的高性能。

>>查看原文初稿链接<<